高速计数器

CPU 本体集成高速计数器

S7-200 SMART CPU具有集成的、硬件高速计数器。

固件版本V1.0 的CPU SR20、 CPU SR40、 CPUST40 、CPU SR60 和 CPU ST60可以使用4个60kHz单相高速计数器或2个40kHz的两相高速计数器，而CPU CR40可以使用4个30kHz单相高速计数器或2个20kHz的两相高速计数器。

固件版本V2.0 到V2.2的标准型CPU（ST/SR20、ST/SR30、ST/SR40、ST/SR60）可以使用4个200kHz单相高速计数器或2个100kHz的两相高速计数器，而紧凑型CPU CR40、CR60可以使用4个100kHz单相高速计数器或2个50kHz的两相高速计数器。

固件版本V2.3 的标准型CPU支持6个高速计数器，具体请参考表1和表2。

S7-200 SMART V2.8 固件版本 HSC（高速计数器）除了计数模式之外还增加了频率模式。

S7-200 SMART V3.0 支持8路高速计数器，其每个 HSC 通道对应的脉冲、方向和复位信号可在 I0.0 ~ I1.7 范围内进行选择。单相和A/B相高速计数器支持最高200KHz频率，A/B相高速计数器4倍频支持最高800KHz。

表1 S7-200 SMART V2版本标准CPU高速计数器

表2 S7-200 SMART V2版本经济型CPU参数

表3 S7-200 SMART V3版本CPU参数

计数器共有四种基本类型：带有内部方向控制的单相计数器，带有外部方向控制的单相计数器，带有两个时钟输入的双相计数器和A/B相正交计数器。

表4 S7-200 SMART V2版本高速计数器的模式及输入点：

表5 S7-200 SMART V3版本高速计数器的模式及输入点：

对于同一通道 HSC，时钟 A 和方向/时钟 B 只能在 IB0 (I0.0 ~I0.7) 或 IB1 (I1.0 ~I1.7) 中同时进行选择。

表6 S7-200 SMART V2高速计数器的寻址

表7  S7-200 SMART V3高速计数器的寻址

高速计数器的具体编程及相关的中断和其它参数，请参见《S7-200 SMART 系统手册》，上面有详细的阐述及例程。

STEP 7-Micro/WIN SMART提供了一个方便实用的高速计数器指令编程向导，用户可以简单快速地配置自己的高速计数器功能。

高速输入降噪

要正确操作高速计数器，可能需要执行以下一项或两项操作：
● 调整 HSC 通道所用输入通道的“系统块”数字量输入滤波时间。 在 S7-200 SMART CPU 中。 在 HSC 通道对脉冲进行计数前应用输入滤波。 这意味着，如果 HSC 输入脉冲以输入滤波过滤掉的速率发生，则 HSC 不会在输入上检测到任何脉冲。 请务必将 HSC 的每路输入的滤波时间组态为允许以应用需要的速率进行计数的值。 包括方向和复位输入。 下表显示可检测到的每种输入滤波组态的最大输入频率。

表8 输入滤波设置和可检测到的最大输入频率

输入逻辑电平有效电压范围

表9  S7-200 SMART V2输入逻辑电平有效电压范围

表10  S7-200 SMART V3输入逻辑电平有效电压范围

●加入下拉电阻是为了使输入输出信号达到其逻辑电平有效范围。 如果设备的输出是集电极开路晶体管，则可能出现这种情况。 晶体管关闭时，没有任何因素将信号驱动为低电平状态。 信号将转换为低电平状态，但所需时间将取决于电路的输入电阻和电容。 这种情况可能导致脉冲丢失。 可通过将下拉电阻接到输入信号的方法避免这种情况，如下图所示。 由于 CPU 的输入电压是24V，因此电阻的额定0功率必须为高功率。 100 欧 5 瓦的电阻是一个合适的选择。

集电极开路HSC输入驱动接线下拉电阻

请登录后查看全文