抱歉，上面的程序确实是有问题(好像当时乱想什么忘记了)。

重新弄一下就可以了。

Q1需要加一个 与 模块对输入进行限制，只要有输出就限制输入的有效性；

Q8、Q2、Q3都用Q输入锁住I输入的有效性；

Q7的延时输出到 与 模块的电平0/1没取反所以现在取反后就可以了。

Q4~6没问题。

其实，来来去去就是3种模式。第一、二种采用输出反馈计时锁定、第三种定时器自锁主动计时。

第一种(Q1/2/3/8)是用输入I的上升沿使能定时器计时2秒钟固定最小输出时间，然后超过2秒的就由输入I啥时候关就关掉。

第二种(Q5/6/7)是用RS触发器而不用上升沿。输入I触发RS后，Q输出开始计时，计时满2秒最小输出时间后由I是否为0来复位RS触发器。

第三种(Q4)是用M暂存锁定输入I保持有效最短2秒时间才复位RS。

电路图1.zip